This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, Please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000010761 A

COPYRIGHT: (C)2000,JPO

(43) Date of publication of application: 14 . 01 . 00

(51) Int. Cl G06F 7/24

(21) Application number: 10173355 (71) Applicant: MITSUBISHI ELECTRIC CORP


(22) Date of filing: 19 . 06 . 98 (72) Inventor: AZUMA SHINSUKE

(54) MERGE/SORT PROCESSOR

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a merge/sort processor capable of quick merge/sort processing.

SOLUTION: A tournament comparison circuit consisting of comparison nodes 100 to 120 and a comparison control circuit 300 which supplies effective flag information of input data in comparison nodes 100 to 120, which are determined based on comparison results of comparison nodes 100 to 120, to the corresponding comparison nodes 100 to 120 are provided, and the comparison control circuit 300 is provided with a comparison result register where comparison results are held, an effective flag information register where effective flag information are held, and a merge member register where information indicating whether data set to input registers 200 to 207 corresponding to respective ways should be taken as the processing object in the next data comparison processing or not is held, and the degradation of performance due to read contention of record strings from a memory or initialization of a tournament tree is prevented.



(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-10761 (P2000-10761A)

(43)公開日 平成12年1月14日(2000.1.14)

(51) Int.Cl.7

識別記号

FΙ

テーマコート・(参考)

G06F 7/24

G06F 7/24

M

審査請求 有 請求項の数6 OL (全 12 頁)

(21)出顯番号

特周平10-173355

(22)出顧日

平成10年6月19日(1998.6.19)

(71)出顧人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72) 発明者 東 辰輔

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100075258


弁理士 吉田 研二 (外2名)

(54) 【発明の名称】 マージソート処理装置

(57)【要約】

【課題】 高速なマージソート処理を可能とするマージ ソート処理装置を提供する。

【解決手段】 比較ノード100~120により構成されるトーナメント比較回路と、比較ノード100~120の比較結果に基づき決定した各比較ノード100~120における入力データの有効フラグ情報を対応する比較ノード100~120へ供給する比較制御回路300とを有し、比較制御回路300は、上記比較結果を保持する比較結果レジスタ、上記有効フラグ情報を保持する市効フラグ情報レジスタ及び各ウェイに対応させた入力レジスタ200~207に設定されたデータが次のデータ比較処理において処理対象とするか否かを表す情報を保持するマージメンバーレジスタを有しており、メモリからのレコード列の読出しの競合やトーナメントツリーの初期化による性能低下を防止する。



30

【特許請求の範囲】

複数の入力レジスタに逐次セットされる 【請求項1】 各データを比較することによってデータを昇順あるいは 降順に並び替えるマージソート処理装置において、

1

2つの入力データの比較結果及び送られてくる入力デー タの有効フラグ情報に基づきいずれか一方の入力データ を出力する複数の比較ノードをトーナメントツリー状に 接続することで前記各入力レジスタから始まるウェイを 複数形成するトーナメント比較回路と、

送られてくる前記比較ノードの比較結果に基づき決定し た前記各比較ノードにおける入力データの有効性を示す 有効フラグ情報を対応する前記比較ノードへ供給する比 較制御回路と、

を有し、

前記比較ノードは、前記比較制御回路から送られてくる 有効フラグ情報が双方の入力データとも有効とされてい る場合には入力データの大小関係により出力する入力デ ータを決定し、有効フラグ情報が一方の入力データのみ 有効とされている場合には当該入力データを出力するこ とを特徴とするマージソート処理装置。

【請求項2】 前記比較ノードは、2つの入力データの 大小関係を比較する比較器と、

前記比較器による比較結果及び前記比較制御回路から送 られてくる有効フラグ情報に基づきいずれか一方の入力 データを出力するセレクタと、

を有することを特徴とする請求項1記載のマージソート 処理装置。

前記比較制御回路は、前記各比較ノード 【請求項3】 から送られてくる比較結果を保持する比較結果保持手段 を有し、

前記各比較ノードから比較結果が送られてくる度にその 比較結果を前記比較結果保持手段に保持し、前記トーナ メント比較回路においてあるウェイが勝ち抜けた時にそ のウェイの経路上に位置する前記比較ノードの前記比較 結果保持手段に保持しておいた比較結果を初期化するこ とを特徴とする請求項1記載のマージソート処理装置。

【請求項4】 前記比較制御回路は、前記トーナメント 比較回路において最下位層に位置するもの以外の前記比 較ノードの有効フラグ情報を保持する有効フラグ情報保 持手段を有し、

対応する前記比較ノードの下位に接続されている前記比 較ノードに対応する前記有効フラグ情報保持手段のうち 少なくとも一方がセットされている時に有効と、対応す る前記比較ノードの他方の入力データが勝った時あるい は対応する前記比較ノードの上位の前記比較ノードにお いて他方の入力データが勝った時に無効と、前記有効フ ラグ情報保持手段に設定することを特徴とする請求項1 記載のマージソート処理装置。

【請求項5】 前記比較制御回路は、各ウェイに対応さ せた入力レジスタに設定されたデータが次のデータ比較 50 マージソートは、n段目のソートプロセッサがn-1段

処理において処理対象とするか否かを表す情報を保持す る処理対象ウェイ保持手段を有し、

直前のデータ比較処理において勝ち抜けたデータが通っ たウェイあるいは経路上に位置する前記比較ノードのう ちただ一つの前記比較ノードのみで負けたウェイに対応 した入力レジスタに設定されたデータを次のデータ比較 処理において有効と、経路上に位置する前記比較ノード において負けが決定した時点で当該ウェイに対応した入 カレジスタに設定されたデータを次のデータ比較処理に おいて無効と、前記処理対象ウェイ保持手段に設定する ことを特徴とする請求項1記載のマージソート処理装

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、データベース処理 におけるマージソート、すなわち大小比較によるデータ の並び替え処理のハードウェアでの実現方式に関するも のである。

[0002]

【従来の技術】一般に、データベースの要素であるレコ 20 ードは、複数のフィールドから構成される。あるフィー ルドをキーとして、レコードを昇順あるいは降順に並び 替える処理をソートという。また、ソート済みのレコー ド列が複数ある場合に、それらをひとつのソートされた レコード列に再編成する処理をマージという。

【0003】 ソートあるいはマージをソフトウェアで行 なう場合、プロセッサとメモリ、ディスクなどの補助記 憶装置との間で大量のデータが行き交い、 処理に時間を 要する。それに対し、ソートを高速に処理するハードウ ェアとしてパイプラインマージソータなどが存在する。

【0004】図10は、例えば「VLSIソートプロセ ッサ」 (情報処理、Vol. 31、No. 4、1990 年)に記載されているパイプラインマージソータの構成 図である。図10には、1次元接続されるソートプロセ ッサ1000, 1001, 1002, 1003と、各ソ ートプロセッサ1000~1003に接続されるメモリ 1010, 1011, 1012, 1013が示されてい る。

【0005】パイプラインマージソータでは、 n段目の ソートプロセッサがn-1 段目のソートプロセッサから それぞれ2n-1レコードからなる2組のソート済みレ コード列を入力し、マージして2nレコードからなる1 組のソート済みレコード列を出力する。各ソートプロセ ッサに接続されるメモリには、入力される2組のレコー ド列のうち第1のレコード列が格納される。 パイプライ ンマージソータを用いたソートのプロセスを図11に示 す。

【0006】図11は2ウェイマージソートされるレコ ド列の遷移の例を示した図であるが、一般にKウェイ

目のソートプロセッサからそれぞれKn-1レコードからなるK組のソート済みレコード列を入力し、マージしてKnレコードからなる1組のソート済みレコード列を出力する。

【0007】図12は、トーナメントツリー方式による8ウェイマージソートのソートプロセッサの構成を示した図である。図12には、比較ノード1100~1120と、本トーナメント回路に投入するデータを保持する8個のレジスタ1200~1207と、比較の勝者を保持するレジスタ1210とが示されている。トーナメン10トの1回戦に相当する比較ノード1100には、レジスタ1200および1201のデータが入力され、出力は2回戦の比較ノード1110の一方の入力となる。1110の他方の入力には別の1回戦の比較ノード1101の出力が接続され、1110の出力は3回戦すなわち決勝戦の比較ノード1120の一方の入力となる。1120の出力はレジスタ1210の入力となる。

【0008】図13は、図12に示した各比較ノードを詳細に示した構成図である。データXおよびYは、ともに比較器1500とセレクタ1510の入力となる。比 20 較器1500における比較結果にもとづいてセレクタ1510において選択が行なわれデータZが出力される。 【0009】図12および図13の構成による動作について説明する。入力レジスタ1200~1207には、

いて説明する。入力レジスタ1200~1207には、 図4に示すようなソート済みのレコード列が1ワードず つ入力される。レコード列の各レコードはキーとレコー ド本体から構成される。最初はレコード列0~7の各先 頭レコードのキーの第1ワードがレジスタ1200~1 207に設定され、その後必要に応じてそれぞれ順次後 続のワードがレジスタに設定される。

【0010】しかしながら、従来の8ウェイマージソートにおいては、定常的に8本のレコード列を入力レジスタ1200~1207に供給する必要がある。一般にレコード列は、共通のメモリに格納され共通のデータバスを介して読み出されるため、この場合は定常的に8本のレコード列の読み出しが競合し、マージソート処理の性能を低下させる要因となる。

【0011】そこで、このような性能低下を防止するために、特開平4-247571号公報では、交換選択法を改良し、例えば定常的に5レコードを比較することにより16ウェイマージソートを実現するデータ処理装置が開示されている。これは、8ウェイマージソートを4レコードの比較で実現することに相当する。

[0012]

【発明が解決しようとする課題】しかしながら、この従来例においては、トーナメントツリーを初期化するプロセスが必要であり、その際に余計なクロックサイクルを要する。すなわち、例えば8ウェイマージソートの場合、パイプラインマージソータの1段目において8レコードごとに余計なクロックサイクルが挿入されることを50

意味しており、これはパイプラインマージソータ全体の 性能を低下させる要因となり得る。

【0013】このように、従来のKウェイマージソートにおいては、メモリからのレコード列の読み出しが競合し性能を低下させる、あるいはトーナメントツリーの初期化に余計なクロックサイクルを要し性能を低下させるという問題があった。

【0014】本発明は以上のような問題を解決するためになされたものであり、その目的は、高速なマージソート処理を可能とするマージソート処理装置を提供することにある。

[0015]

【課題を解決するための手段】以上のような目的を達成 するために、第1の発明に係るマージソート処理装置 は、複数の入力レジスタに逐次セットされる各データを 比較することによってデータを昇順あるいは降順に並び 替えるマージソート処理装置において、2つの入力デー タの比較結果及び送られてくる入力データの有効フラグ 情報に基づきいずれか一方の入力データを出力する複数 の比較ノードをトーナメントツリー状に接続することで 前記各入力レジスタから始まるウェイを複数形成するト ーナメント比較回路と、送られてくる前記比較ノードの 比較結果に基づき決定した前記各比較ノードにおける入 力データの有効性を示す有効フラグ情報を対応する前記 比較ノードへ供給する比較制御回路とを有し、前記比較 ノードは、前記比較制御回路から送られてくる有効フラ グ情報が双方の入力データとも有効とされている場合に は入力データの大小関係により出力する入力データを決 定し、有効フラグ情報が一方の入力データのみ有効とさ れている場合には当該入力データを出力するものであ る。

【0016】また、第1の発明において、前記比較ノードは、2つの入力データの大小関係を比較する比較器と、前記比較器による比較結果及び前記比較制御回路から送られてくる有効フラグ情報に基づきいずれか一方の入力データを出力するセレクタとを有するものである。【0017】また、第1の発明において、前記比較制御回路は、前記各比較ノードから送られてくる比較結果を保持する比較結果保持手段を有し、前記各比較ノードから比較結果が送られてくる度にその比較結果を前記比較結果保持手段に保持し、前記トーナメント比較回路においてあるウェイが勝ち抜けた時にそのウェイの経路上に位置する前記比較ノードの前記比較結果保持手段に保持しておいた比較結果を初期化するものである。

【0018】また、第1の発明において、前記比較制御 回路は、前記トーナメント比較回路において最下位層に 位置するもの以外の前記比較ノードの有効フラグ情報を 保持する有効フラグ情報保持手段を有し、対応する前記 比較ノードの下位に接続されている前記比較ノードに対 応する前記有効フラグ情報保持手段のうち少なくとも一

方がセットされている時に有効と、対応する前記比較ノ ードの他方の入力データが勝った時あるいは対応する前 記比較ノードの上位の前記比較ノードにおいて他方の入 カデータが勝った時に無効と、前記有効フラグ情報保持 手段に設定するものである。

【0019】更に、第1の発明において、前記比較制御 回路は、各ウェイに対応させた入力レジスタに設定され たデータが次のデータ比較処理において処理対象とする か否かを表す情報を保持する処理対象ウェイ保持手段を 有し、直前のデータ比較処理において勝ち抜けたデータ 10 が通ったウェイあるいは経路上に位置する前記比較ノー ドのうちただ一つの前記比較ノードのみで負けたウェイ に対応した入力レジスタに設定されたデータを次のデー タ比較処理において有効と、経路上に位置する前記比較 ノードにおいて負けが決定した時点で当該ウェイに対応 した入力レジスタに設定されたデータを次のデータ比較 処理において無効と、前記処理対象ウェイ保持手段に設 定するものである。

[0020]

【発明の実施の形態】以下、図面に基づいて、本発明の 20 好適な実施の形態について説明する。

【0021】図1は、本発明に係るマージソート処理装 置の一実施の形態を示した構成図であり、8ウェイマー ジソートを例に示すものである。ここでは、各レコード を昇順に並べる場合を例にして説明する。図1には、比 較ノード100~103, 110~111, 120、入 カレジスタ200~207、出力レジスタ210及び比 較制御回路300が示されている。比較ノード100~ 120は、2つの入力データの比較結果及び比較制御回 路300から送られてくる入力データの有効フラグ情報 30 に基づきいずれか一方の入力データを出力する。これら の比較ノード100~120をトーナメントツリー状に 接続することで入力レジスタ200~207から始まる ウェイを有するトーナメント比較回路を形成する。入力 レジスタ200~207は、このトーナメント比較回路 に投入するデータを保持する。出力レジスタ210は、 1回のデータ比較処理における勝者を保持する。図1に 示したトーナメント比較回路によると、トーナメントの 1回戦に相当する比較ノード100には、レジスタ20 0および201のデータが入力され、その出力は2回戦 40 の比較ノード110の一方の入力となる。比較ノード1 10の他方の入力には、別の1回戦の比較ノード101 の出力が接続される。比較ノード110の出力は、3回 戦すなわち決勝戦の比較ノード120の一方の入力とな る。比較ノード120の他方の入力には、別の2回戦の 比較ノード111の出力が接続され、比較ノード111 の各入力には、それぞれ1回戦に相当する比較ノード1 02,103の出力が接続される。そして、比較ノード 120の出力は、出力レジスタ210の入力となる。比 較制御回路300は、各比較ノード100~120と制 50 ータ比較処理ということにする。また、この例の場合、

御情報のやり取りを行う。すなわち、送られてくる比較 ノード100~120の比較結果に基づき決定した各比 較ノード100~120における入力データの有効性を 示す有効フラグ情報を対応する比較ノード100~12 0へ供給する。

【0022】図2は、本実施の形態における比較ノード の内部構成を示した図である。図1に示した各比較ノー ドの基本構成は、この図2に示した比較ノードと同じで ある。比較器500は、2つの入力データX、Yの大小 関係を比較し、その比較結果を信号Rとして出力する。 セレクタ510は、比較器500からの信号R、更に比 較制御回路300からの有効フラグ情報である信号Ⅴに 基づいて選択が行われ、入力データX、Yのいずれか一 方をデータZとして出力する。本実施の形態において は、比較ノードをレジスタではなくセレクタ510を用 いて実現したので、トーナメント比較回路において1サ イクルで勝者を決定することができる。

【0023】図3は、比較ノード500の動作を真理値 表で表した図である。信号Rは2ビットからなり、それ ぞれデータXの勝ち"10"、データYの勝ち"0 1"、引き分け"00"を示す。比較制御回路300か ら送られてくる信号Vも2ビットからなり、各ビットは それぞれ入力されたデータX、Yが有効か否かを示す。 データX、Yがともに有効な場合"11"は、信号Rが 示す勝った方を乙出力とし、引き分けの場合はいずれを 出力してもよい。データX, Yのうち一方のみが有効な 場合は有効な方をZ出力とする。データX、Yがともに 有効でない場合はいずれを出力してもよい。

【0024】図4は、本実施の形態において比較されマ ージソートされるレコード構成の例を示した図である。 各レコード列0~7は、ソート済みのレコードにより構 成されており、各レコードは、キーとレコード本体から 構成される。各入力レジスタ200~207には、対応 するそれぞれソート済みのレコード列0~7が先頭から 1ワードずつ入力される。つまり、入力レジスタ200 ~207には、最初はレコード列0~7の各先頭レコー ドのキーの第1ワードが設定され、その後必要に応じて それぞれ後続の1ワードのデータが順次設定される。例 えば、1レコードが1ワードのキーと3ワードの本体の 計4ワードで構成されている場合、最初にキーが、続い てレコード本体の1ワード目、2ワード目、3ワード目 と順次設定されることになる。この例の場合の1回の比 較処理において対象となるデータというのは、 入力レジ スタ200~207の大きさでありトーナメント比較回 路のバスの幅すなわち1ワード長である。なお、本実施 の形態においてデータというときは、レコードそのもの ではなくレコードを構成する1ワード長のデータのこと をいい、1サイクルの比較処理において比較されるデー タのことをいう。この1サイクルにおける比較処理をデ

4サイクルかけて4ワード分のデータ比較処理が行われて初めてレコードの比較処理が行われたことになる。この4ワード分のデータ比較処理を含む比較処理をレコード比較処理ということにする。レコードが1ワード長のときにレコードとデータは同義となる。

【0025】図5は、本実施の形態における比較制御回 路300が保持するレジスタ群の構成を示した図であ る。比較制御回路300は、マージメンバーレジスタ6 00~607と、比較結果レジスタ700~720と、 有効フラグレジスタ800~820とを有している。比 較結果レジスタ700~720は、各比較ノード100 ~120から送られてくる比較結果を保持する比較結果 保持手段として設けられており、保持される値は、それ ぞれ比較ノード100~120の信号Rによって決定さ れる。マージメンバーレジスタ600~607は、各ウ ェイに対応させた入力レジスタ200~207に設定さ れたデータが次のデータ比較処理において処理対象とす るか否かを表す情報を保持する処理対象ウェイ保持手段 である。有効フラグレジスタ800~820のうちトー ナメント比較回路において最下位層に位置するもの以外 の比較ノード110,111,120に対応して設けら れた有効フラグレジスタ810、811、820は、各 比較ノード110,111,120の有効フラグ情報を 保持する有効フラグ情報保持手段である。マージメンバ ーレジスタ600~607及び有効フラグレジスタ81 0,811,820は、それぞれ比較ノード100~1 20に供給される信号Vの値となる。なお、有効フラグ 情報を保持するという点では、マージメンバーレジスタ 600~607も有効フラグレジスタ810,811, 820と同様なので、図では有効フラグレジスタ800 ~803として表す。換言すると、有効フラグレジスタ 800~803は、実体としてはマージメンバーレジス タ600~607と同一のものである。

【0026】次に、比較制御回路300が有する各レジスタへのセット、クリアを行う基本動作等をより詳細に 説明する。

【0027】比較結果レジスタ700~720は、それぞれ2ビットで構成されており、各ビットは、対応する比較ノード100~120の入力に対応されている。例えば、比較結果レジスタ700は比較ノード100に対応しており、比較ノード100からの信号RによってデータXの勝ちあるいはデータYの勝ちが伝えられた時点でその情報を保持する。比較対象となるレコードが最後まで勝敗が決定しない場合(上記例では最後の4ワード目のデータまで比較しても大小がつかなかった場合)は、データXが勝ったものと見なして比較結果レジスタ700にその旨を設定する。本実施の形態では"1"が勝ちを示すことにしている。比較結果レジスタ701~720についても同様である。例えば、1回のレコード比較処理においてレコード列2が勝ち抜ける場合には、

比較結果レジスタは図6に示すような値となる。そし て、次のレコードの比較処理を開始するとき直前のレコ ード比較処理において、例えばレコード列0のレコード が勝ち抜けた時およびレコード列1のレコードが勝ち抜 けた時には比較結果レジスタ700、710、720の 対応する側がクリアされ、レコード列2のレコードが勝 ち抜けた時およびレコード列3のレコードが勝ち抜けた 時には比較結果レジスタ701,710,720の対応 する側がクリアされ、レコード列4のレコードが勝ち抜 けた時およびレコード列5のレコードが勝ち抜けた時に は比較結果レジスタ702,711,720の対応する 側がクリアされ、レコード列6のレコードが勝ち抜けた 時およびレコード列7のレコードが勝ち抜けた時には比 較結果レジスタ703,711,720の対応する側が クリアされる。すなわち、レコード比較処理終了直後の 状態を示した図6の後、次回のレコード比較処理開始時 点に比較結果レジスタ701,710,720がクリア され、比較結果レジスタは図7に示すような値となる。 【0028】マージメンバーレジスタ600~607 は、それぞれレコード列0~7に対応しており、対応す るレコード列の直前のレコードが勝ち抜けた場合、ある いは経路上に位置する比較ノードのうちただ一つの比較 ノードのみで負けた場合、具体的にいうと対応する1回 戦から3回戦までの3つの比較ノードのうち2つの比較 ノードで勝った場合に次のレコード比較処理の開始前ま でにセットされる。図6に示した例に基づくと、図7に 示す通りマージメンバーレジスタ600,602,60 3、605がセットされる。そして、マージメンバーレ ジスタ600~607は、次のレコード比較処理におい て経路上に位置する比較ノードにおいて負けが決定した 時点、具体的には1回戦での負けが決定した時点、ある いは1回戦での勝ちと2回戦での負けが決定した時点。

【0029】有効フラグレジスタ800~820は、そ れぞれ2ビットで構成されており、各ビットは、対応す る比較ノード100~120の入力に対応されている。 有効フラグレジスタの値は、信号Vとして比較ノード1 00~120に伝えられる。最下位層に位置する有効フ ラグレジスタ800~803の各2ビットは、実体とし てはマージメンバーレジスタ600~607と同一のも のであることは前述したとおりである。有効フラグレジ スタ800~820は、レコード比較処理が終了した時 点において、例えば、有効フラグレジスタ810の左側 のピットは、その下位に位置する有効フラグレジスタ8 00を構成する2ビットのうち少なくとも一方がセット されている時にセットされる。そして、次のレコード比 較処理に含まれる各データ比較処理において、比較ノー ド110においてY入力が勝った場合、あるいは比較ノ 50 ード110でX入力が勝ち比較ノード120でY入力が

あるいは1,2回戦での勝ちと3回戦での負けが決定し

た時点でリセットされる。

9

勝った場合にリセットされる。有効フラグレジスタ81 0の他方のピット、および有効フラグレジスタ811の 2ビットに関しても同様である。同様に、有効フラグレジスタ820の左側のピットは、レコード比較処理が終 了した時点においてその下位に位置する有効フラグレジ スタ810の2ビットのうち少なくとも一方がセットさ れている時にセットされ、次のレコード比較処理に含ま れる各データ比較処理において比較ノード120において Y入力が勝った場合にリセットされる。レコード比較 処理終了直後の状態を示した図6の直後の有効フラグレ ジスタ800~820は、図7に示すような値となる。 【0030】次に、本実施の形態におけるレコード比較 処理の手順に沿って説明する。なお、ここでは、1レコードが4ワードで構成されている場合(キーを含む)を 例にして説明する。

【0031】まず、マージソート処理装置の動作開始時において比較制御回路300の比較結果レジスタ700~720は"00"で、有効フラグレジスタ800~820はデータX、Yとも有効なデータであることを意味する"11"で、それぞれ初期化されている。

【0032】1サイクル目において、入力レジスタ20 0~207に図4に示すようなソート済みの各レコード 列から先頭の1ワードのデータ (ここではキー) が入力 されると、トーナメント比較回路は、そのデータに基づ き大小関係を即座に判断し、最終的に選択したデータを 出力レジスタ210にセットする。本実施の形態におけ る比較ノード100~120は、セレクタを用いている のでこのサイクル内において即座に勝敗を決めることが できる。なお、出力レジスタ210に入力されたデータ は、そのまま出力され、図示しないバッファに退避され 30 蓄積される。すなわち、出力するために特別なサイクル は必要としない。信号Vによると入力されるデータX、 Yとも有効なので、各比較ノード100~120におい ては小さい方が選択されることになる。また、このと き、各比較ノード100~120からは信号Rが出力さ れ、比較制御回路300の比較結果レジスタ700~7 20にその内容がセットされる。例えば、X<Yのため データXが選択された比較ノードの対応する比較結果レ ジスタには"10"がセットされる。また、X=Yのと きには選択されたデータの値に関係なく比較結果レジス 40 タには"00"がセットされる。

【0033】ここで、1サイクル目すなわち1ワード目のデータ比較処理において、例えばレコード列5(入力レジスタ205)から入力されるデータYが他方のレコード列4(入力レジスタ204)から入力されるデータXより値が大きいために選択されなかった場合、この比較されるレコード列4、5のレコードに関していえば、2ワード目以降のデータの比較処理を行うまでもなくこの時点で勝敗はついたことになる。また、レコード列5に含まれているデータYは1回戦で負けが決定したこと 50

になる。そこで、本実施の形態によれば、このような場合、この例に基づくと比較ノード102に対応する有効フラグレジスタ802を"10"とし、2ワード目から4ワード目までのデータ比較処理では"10"という信号Vを比較ノード102に出力してデータYが選択されないようにしている。信号Vを"10"とすることで2ワード目以降のデータX、Yの大小に関係なくデータXしか選択されないということは、図3(b)からもも明らかである。X>Yの場合は、各レジスタにセットされるフラグ値が逆になるだけで同様に動作する。また、X=Yの場合は、2ワード目以降に勝敗の決定が持ち越されたことになるので、上記の通り比較結果レジスタには"00"がセットされ、一方、有効フラグレジスタでは、入力されるデータX、Yは共に有効であることを意味する初期値"11"がそのまま維持されることになる。

10

【0034】このように、各比較ノード100~120では、比較制御回路300から送られてくる設定済みの有効フラグ情報(信号V)の内容に基づき入力データの比較処理を行い、その結果いずれか一方のデータを選択して出力し、更にこのときの比較結果である信号Rを比較制御回路300では、各比較ノード100~120から送られてきた比較結果を比較結果レジスタ700~720に保持するとともにその比較結果に基づき有効フラグレジスタ800~820を更新することになる。この更新した有効フラグレジスタ800~820の内容すなわち有効フラグトジスタ800~820の内容すなわち有効フラグ情報に基づき各比較ノード100~120は、次のデータの比較処理を行うことになる。

【0035】基本的には、上記の処理を4サイクル分繰 り返すことで1回のレコード比較処理が行われることに なる。4サイクルかけずに勝ち抜けるレコードが決定す る場合もあるが、この場合でも4サイクル分の処理を実 行して入力レジスタにセットされる勝ち抜けたレコード の残りのデータを出力レジスタ210に出力しなければ ならない。これに該当する2ワード目以降のデータ比較 処理は、入力レジスタ200~207から出力レジスタ 210にデータを出力するだけの処理となる。1サイク ル目で勝ち抜けるレコードが決定されなかった場合は、 2サイクル目以降に勝敗の決定が持ち越されるが、本実 施の形態においては、その勝敗がつかなかったレコード 列のみのデータ比較処理を行い、最終ワードのデータ比 較処理までに勝敗をつけることになる。 つまり、 2 サイ クル目、3サイクル目で勝敗がついたものに関しては、 上記のように敗者側の有効フラグ情報をクリアして次回 以降のデータ比較処理の処理対象から外すようにする。 なお、同値のレコードが存在した場合は、予め決めてお いた所定の規則に従いいずれかのレコードを勝者扱いと すればよい。

【0036】以上のようにして、4ワード目のデータま

での比較処理、つまり1回のレコード比較処理が終了するが、この時点において、例えばレコード列2が勝ち抜いた場合の比較制御回路300のレジスタの内容は図6のようになる。

【0037】各データ比較処理において勝ち抜けたデータは、バッファに退避されているので、データ比較処理に要したのと同じ4サイクルをかけて最終的に勝者となったレコードを外部に出力することになる。本実施の形態では、このサイクルの間に次のレコード比較処理のために比較制御回路300のレジスタ群の内容を次のように更新する。この比較制御回路300のレジスタ群の更新はレコードとレコードの境界で瞬時に行われる。なお、更新後すなわち次回のレコード比較処理のための各レジスタの設定内容は、図7に示されている。

【0038】まず、比較結果レジスタ700~720に おいては、前述したように勝ち抜けたレコード列の経路 上の比較ノードに対応する位置の設定内容をクリアする ことにしているので、図6に示したように、前回のレコ ード比較処理においてレコード列2が勝ち抜けた場合に は経路上の比較ノード101, 110, 120に対応す る比較結果レジスタ701,710,720の対応する 側すなわち左側、右側、左側がそれぞれクリアされる。 その他は、そのまま維持される。また、マージメンバー レジスタ600~607は、前述したように直前のレコ ード比較処理において勝ち抜けたレコード列及び経路上 に位置する比較ノードにおいて1回戦から3回戦までの 3つの比較ノードのうち2つの比較ノードで勝った場合 にセットされるので、1,3回戦に勝ったレコード列 0、勝ち抜けたレコード列2、2,3回戦に勝ったレコ ード列3及び1,2回戦に勝ったレコード列5に対応す るマージメンバーレジスタ600,602,603、6 05がセットされる。また、有効フラグレジスタ800 ~820のうち有効フラグレジスタ800~803は、 実体としてはマージメンバーレジスタ600~607と 同一のものなのでマージメンバーレジスタ600~60 7と同値となる。有効フラグレジスタ810~820 は、下位に位置する有効フラグレジスタを構成する2ピ ットのうち少なくとも一方がセットされている時にセッ トされるので、図7においては、有効フラグレジスタ8 11の右側以外は、セットされる。

【0039】この状態において、次のレコード比較処理が行われ、その結果、レコード列5が勝ち抜けた場合を図8に示す。この後に更新された比較制御回路300の各レジスタの内容を図9に示す。

【0040】上記説明したように、本実施の形態においては、比較制御回路300に上記各レジスタを設け、これらの各レジスタを所定のタイミングでセットし、クリアすることで次のような効果を奏することになる。

【0041】本実施の形態で例示した8ウェイマージソート装置の場合、最初だけは全てのウェイそれぞれに対 50

応するレコード列の比較を行うが、次回からは、4本のレコード列のみの比較を行えばよい。図7ではレコード列0,2,3,5、図9ではレコード列0,4,5,6の4本のみであり、対応する入力レジスタにのみ後続のデータを供給すれば次の勝者を決定することができることを示している。逆に言えば、その他の4本のレコード列に関しては入力レジスタにデータを供給する必要がない。一般に、レコード列は共通のメモリに格納され共通のデータバスを介して読み出されるため、8ウェイマージソートの場合は定常的に8本のレコード列の読出しが競合し得るが、本実施の形態によれば定常的に4本のレコード列の読出しが競合し得るにとどまる。これは、次の理由による。

【0042】例えば、図6に示したようにレコード列2 が勝ち抜けた場合、レコード列2のデータと直接比較さ れ敗者となったレコードは、8つの入力レジスタから入 力されるレコードのうち2番目に小さい値を持つかもし れない。従って、次のレコード比較処理において勝ち抜 ける可能性があるため比較対象としておく必要がある。 また、勝ち抜けたレコードから次に取り出されるレコー ドも続けて勝ち抜ける可能性があるので、次のレコード 比較処理においても比較対象とする必要がある。一方、 レコード列2のデータと直接比較され敗者となったレコ ードと直接比較され敗者となったレコードは、当該レコ ード比較処理においてよくても3番目に小さい値である ため、次のレコード比較処理において勝ち抜く可能性は ない。よって比較対象に加える必要がない。本実施の形 態では、この次のレコード比較処理の処理対象とするか 否かをマージメンバーレジスタ600~607で保持す るようにしているので、共通メモリからの無駄な読出し を防止することができる。

【0043】また、データ比較処理においていったん敗者となったレコード列が、当該レコード比較処理において同一レコードを構成する他のデータに基づくその後の比較処理において勝者とされないようにしている。この情報を有効フラグ情報として有効フラグレジスタ810~820に保持している。なお、本実施の形態では、1レコードを1ワードのキーと3ワードの本体の4ワードで構成した場合を例にしたが、それ以外のワード数でも特に1ワードであっても上述した動作を行うことでマージソートを確実かつ迅速に行うことができる。特に、本実施の形態によれば、レコードの比較の度に比較制御回路300における各レジスタの初期化が不要である。すなわち特別な初期化サイクルを必要としない。

【0044】一般的にKウェイマージソートにおいて、 従来はK本のレコード列のメモリ読出しが競合していた ものを、本実施の形態によれば、(10g2K+1)本 の競合に抑えることができ、その結果メモリ読出しのボ トルネックを軽減することができる。特に、各レコード の比較の度に特別な初期化サイクルを必要としない。な

お、本実施の形態に示した入力レジスタ200~207 へのデータ供給源として各ウェイ個別にバッファを置く ことによって入力レジスタへのデータ供給の競合を回避 することも可能であるが、バッファへのデータ供給はや はり共通メモリからであり、図4に示すキーのサイズが バッファのサイズを上回る場合にはレコード列の読出し の競合を回避することは不可能であるため、本発明はこ のような場合においても有効である。

【0045】なお、本実施の形態では、昇順に並べる場合を例にしたが、大小結果を逆に扱うことで降順の場合 10 も同様にして構築することができることはいうまでもない。また、比較制御回路300において保持する各比較ノード100~120の比較結果や有効フラグ情報などは、全て1ビットで表すことのできる情報であるため、処理対象ウェイ保持手段、比較結果保持手段及び有効フラグ情報保持手段の各手段をレジスタで構成したが、これに限られたものではない。

[0046]

【発明の効果】本発明によれば、従来Kウェイマージソートにおいて発生していたメモリからのレコード列の読 20 出しの競合やトーナメントツリーの初期化による性能低下を防止することができるので、高速なマージソートを実現することができる。

【0047】また、比較ノードをセレクタを用いて実現したので、トーナメント比較回路において1サイクルで 勝者を決定することができる。

【図面の簡単な説明】

【図1】 本発明に係るマージソート処理装置の一実施の形態を示した構成図である。

【図2】 本実施の形態における比較ノードの内部構成

を示した図である。

【図3】 本実施の形態における比較ノードの動作を表す真理値表を示した図である。

【図4】 本実施の形態において比較されマージソートされるレコード構成の例を示した図である。

【図5】 本実施の形態における比較制御回路が保持するレジスタ群の構成を示した図である。

【図6】 本実施の形態における比較制御回路が保持するレジスタの第1の状態を示した図である。

【図7】 本実施の形態における比較制御回路が保持するレジスタの第2の状態を示した図である。

【図8】 本実施の形態における比較制御回路が保持するレジスタの第3の状態を示した図である。

【図9】 本実施の形態における比較制御回路が保持するレジスタの第4の状態を示した図である。

【図10】 パイプラインマージソータの構成図である。

【図11】 パイプラインマージソータの動作プロセスを示す説明図である。


20 【図12】 従来例のトーナメント比較回路の構成図で ある。

【図13】 従来例の比較ノードの構成図である。 【符号の説明】

100~120 比較ノード、200~207 入力レジスタ、210 出力レジスタ、300 比較制御回路、500 比較器、510 セレクタ、600~607 マージメンバーレジスタ(処理対象ウェイ保持手段)、700~720 比較結果レジスタ(比較結果保持手段)、800~820 有効フラグレジスタ(有効フラグ情報保持手段)。


【図5】

【図1】




【図2】

30



【図6】

【図13】




【図3】

【図4】


信号Rの生成条件	
比較様での比較結果	R (2ピットの2選挙)
X <y< td=""><td>10</td></y<>	10
X>Y	01
X-Y	0.0

セレクタの選択条件			
/ (2ピットの2進集)	R (まピットの2進戦)	ZH力	
10	dun't care	x	
01	don't estre	ΥΥ	
11	10	x	
	01	Y	
	0.0	YENIBEE	
0.0	don't care	YIVIBAX	




[図7]

【図8】




[図10]

【図9】



【図11】

【図12】



【手続補正書】

【提出日】平成11年4月14日(1999.4.14)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 所定の処理サイクル毎に複数の入力レジスタに逐次セットされる各データを比較することによって、1万至複数のデータで構成されるレコードを昇順あるいは降順に並び替えるマージソート処理装置において、

2つの入力データの比較処理を行った結果いずれか一方 の入力データを出力するとともにその比較結果を出力す る複数の比較ノードをトーナメントツリー状に接続する ことで前記各入力レジスタから始まるウェイを複数形成 するトーナメント比較回路と、

前記比較ノードが出力した比較結果に基づき前記各比較 ノードに入力される各データの有効性を示す有効フラグ 情報の設定内容を決定するとともにその決定した有効フ ラグ情報を対応する前記比較ノードへ供給する比較制御 回路と、

を有し、

次の処理サイクルにおいて、前記各比較ノードに、前記 比較制御回路から送られてくる有効フラグ情報が双方の 入力データとも有効とされている場合には入力データの 大小関係により決定した入力データを出力し、有効フラ グ情報が一方の入力データのみ有効とされている場合に は当該入力データを出力し、有効フラグ情報が双方の入 力データとも無効とされている場合には入力データを出 力しないように動作させ、

前記比較制御回路は、データ比較処理において出力され

なかった入力データに対応した有効フラグ情報を無効にし、レコードの比較処理が終了した時点で前記各比較ノードの各入力データに対応した有効フラグ情報の内容を、当該比較ノードへの入力データを出力する下位に接続された比較ノードに対応した有効フラグ情報に有効が設定されていた場合に有効と設定することでレコードの比較処理の度に前記トーナメント比較回路を初期化することなくマージソート処理を実行することを特徴とするマージソート処理装置。

【請求項2】 前記比較ノードは、2つの入力データの 大小関係を比較する比較器と、

前記比較器による比較結果及び前記比較制御回路から送られてくる有効フラグ情報に基づきいずれか一方の入力 データを出力するセレクタと、

を有することを特徴とする請求項1記載のマージソート 処理装置。

【請求項3】 前記比較制御回路は、前記各比較ノードから送られてくる比較結果を保持する比較結果保持手段を有し、

前記各比較ノードから比較結果が送られてくる度にその 比較結果を前記比較結果保持手段に保持し、前記トーナ メント比較回路においてあるウェイが勝ち抜けた時にそ のウェイの経路上に位置する前記比較ノードの前記比較 結果保持手段に保持しておいた比較結果を初期化するこ とを特徴とする請求項1記載のマージソート処理装置。

【請求項4】 前記比較制御回路は、前記トーナメント 比較回路において最下位層に位置するもの以外の前記比 較ノードの有効フラグ情報を保持する有効フラグ情報保 持手段を有し、

対応する前記比較ノードの下位に接続されている前記比較ノードに対応する前記有効フラグ情報保持手段のうち少なくとも一方がセットされている時に有効と、対応する前記比較ノードの他方の入力データが勝った時あるい

は対応する前記比較ノードの上位の前記比較ノードにおいて他方の入力データが勝った時に無効と、前記有効フラグ情報保持手段に設定することを特徴とする請求項1 記載のマージソート処理装置。

【請求項5】 前記比較制御回路は、各ウェイに対応させた入力レジスタに設定されたデータが次のデータ比較処理において処理対象とするか否かを表す情報を保持する処理対象ウェイ保持手段を有し、

直前のデータ比較処理において勝ち抜けたデータが通ったウェイあるいは経路上に位置する前記比較ノードのうちただ一つの前記比較ノードのみで負けたウェイに対応した入力レジスタに設定されたデータを次のデータ比較処理において有効と、経路上に位置する前記比較ノードにおいて負けが決定した時点で当該ウェイに対応した入力レジスタに設定されたデータを次のデータ比較処理において無効と、前記処理対象ウェイ保持手段に設定することを特徴とする請求項1記載のマージソート処理装置。

【請求項6】 前記比較制御回路は、

前記各比較ノードから送られてくる比較結果を保持する 比較結果保持手段と、

前記トーナメント比較回路において最下位層に位置する もの以外の前記比較ノードの有効フラグ情報を保持する 有効フラグ情報保持手段と、

各ウェイに対応させた入力レジスタに設定されたデータ が次のデータ比較処理において処理対象とするか否かを 表す情報を保持する処理対象ウェイ保持手段と、 を有し、

前記各比較ノードから比較結果が送られてくる度にその 比較結果を前記比較結果保持手段に保持し、前記トーナ メント比較回路においてあるウェイが勝ち抜けた時にそ のウェイの経路上に位置する前記比較ノードの前記比較 結果保持手段に保持しておいた比較結果を初期化し、

対応する前記比較ノードの下位に接続されている前記比較ノードに対応する前記有効フラグ情報保持手段のうち少なくとも一方がセットされている時に有効と、対応する前記比較ノードの他方の入力データが勝った時あるいは対応する前記比較ノードの上位の前記比較ノードにおいて他方の入力データが勝った時に無効と、前記有効フラグ情報保持手段に設定し、

直前のデータ比較処理において勝ち抜けたデータが通ったウェイあるいは経路上に位置する前記比較ノードのうちただ一つの前記比較ノードのみで負けたウェイに対応した入力レジスタに設定されたデータを次のデータ比較処理において有効と、経路上に位置する前記比較ノードにおいて負けが決定した時点で当該ウェイに対応した入力レジスタに設定されたデータを次のデータ比較処理において無効と、前記処理対象ウェイ保持手段に設定することを特徴とする請求項1記載のマージソート処理装

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0015

【補正方法】変更

【補正内容】

[0015]

【課題を解決するための手段】以上のような目的を達成 するために、第1の発明に係るマージソート処理装置 は、所定の処理サイクル毎に複数の入力レジスタに逐次 セットされる各データを比較することによって、1万至 複数のデータで構成されるレコードを昇順あるいは降順 に並び替えるマージソート処理装置において、2つの入 カデータの比較処理を行った結果いずれか一方の入力デ ータを出力するとともにその比較結果を出力する複数の 比較ノードをトーナメントツリー状に接続することで前 記各入力レジスタから始まるウェイを複数形成するトー ナメント比較回路と、前記比較ノードが出力した比較結 果に基づき前記各比較ノードに入力される各データの有 効性を示す有効フラグ情報の設定内容を決定するととも にその決定した有効フラグ情報を対応する前記比較ノー ドへ供給する比較制御回路とを有し、次の処理サイクル において、前記各比較ノードに、前記比較制御回路から 送られてくる有効フラグ情報が双方の入力データとも有 効とされている場合には入力データの大小関係により決 定した入力データを出力し、有効フラグ情報が一方の入 カデータのみ有効とされている場合には当該入力データ を出力し、有効フラグ情報が双方の入力データとも無効 とされている場合には入力データを出力しないように動 作させ、前記比較制御回路は、データ比較処理において 出力されなかった入力データに対応した有効フラグ情報 を無効にし、レコードの比較処理が終了した時点で前記 各比較ノードの各入力データに対応した有効フラグ情報 の内容を、当該比較ノードへの入力データを出力する下 位に接続された比較ノードに対応した有効フラグ情報に 有効が設定されていた場合に有効と設定することでレコ - ドの比較処理の度に前記トーナメント比較回路を初期 化することなくマージソート処理を実行するものであ

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0019

【補正方法】変更

【補正内容】

【0019】更に、第1の発明において、前記比較制御 回路は、各ウェイに対応させた入力レジスタに設定され たデータが次のデータ比較処理において処理対象とする か否かを表す情報を保持する処理対象ウェイ保持手段を 有し、直前のデータ比較処理において勝ち抜けたデータ が通ったウェイあるいは経路上に位置する前記比較ノー ドのうちただ一つの前記比較ノードのみで負けたウェイ に対応した入力レジスタに設定されたデータを次のデー タ比較処理において有効と、経路上に位置する前記比較 ノードにおいて負けが決定した時点で当該ウェイに対応 した入力レジスタに設定されたデータを次のデータ比較 処理において無効と、前記処理対象ウェイ保持手段に設 定するものである。 更に、第1の発明において、前記比 較制御回路は、前記各比較ノードから送られてくる比較 結果を保持する比較結果保持手段と、前記トーナメント 比較回路において最下位層に位置するもの以外の前記比 較ノードの有効フラグ情報を保持する有効フラグ情報保 持手段と、各ウェイに対応させた入力レジスタに設定さ れたデータが次のデータ比較処理において処理対象とす るか否かを表す情報を保持する処理対象ウェイ保持手段 とを有し、前記各比較ノードから比較結果が送られてく る度にその比較結果を前記比較結果保持手段に保持し、 前記トーナメント比較回路においてあるウェイが勝ち抜 けた時にそのウェイの経路上に位置する前記比較ノード

の前記比較結果保持手段に保持しておいた比較結果を初 期化し、対応する前記比較ノードの下位に接続されてい る前記比較ノードに対応する前記有効フラグ情報保持手 段のうち少なくとも一方がセットされている時に有効 と、対応する前記比較ノードの他方の入力データが勝っ た時あるいは対応する前配比較ノードの上位の前記比較 ノードにおいて他方の入力データが勝った時に無効と、 前記有効フラグ情報保持手段に設定し、直前のデータ比 較処理において勝ち抜けたデータが通ったウェイあるい は経路上に位置する前記比較ノードのうちただ一つの前 記比較ノードのみで負けたウェイに対応した入力レジス タに設定されたデータを次のデータ比較処理において有 効と、経路上に位置する前記比較ノードにおいて負けが 決定した時点で当該ウェイに対応した入力レジスタに設 定されたデータを次のデータ比較処理において無効と、 前記処理対象ウェイ保持手段に設定するものである。